PLLを接続する


その1 ジャンパセッティング以外のクロックは供給可能か?
マザーボードによっては、50/60/66MHz以外のクロック設定がない(出来ない)モデルがある。
本当に出来ないのか?その辺りを探ってみよう。
何故そんなことを考えるかというと、例えば180MHzで動作可能なCPUの場合に、60MHzの3倍モードと80MHzの2倍モードでのパフォーマンスを調べると80MHzの2倍モードの方がCPUクロックが低いにも関わらずパフォーマンスが高いからだ。
もっとも、マザーボード自体が80MHzで動作しなくては意味無いが。


一般的なクロック供給用ICは、複数の周波数に変更できるように作られている。
その中で、マザーボードに必要な周波数設定を行う端子のみがジャンパや周波数切り替え用スイッチに接続されているのだ。
残りの周波数設定用端子は、電源かGNDに固定されている。
クロック供給用ICの,ICを動作させるための電源端子は1〜2本、GNDは1本程度である。
だから、それ以外にも電源やGNDに接続されている端子が有ればそれは周波数設定用で有ることが考えられる。


そこで、それら電源やGNDに接続されている端子を基板から浮かせてGNDに接続したり電源に接続したりして周波数が変わるか確認するのだ。
私が経験したICでは、IC内部でプルアップされていたから端子をオープンにするか,GNDにするかで周波数が変更できた。
この方法で、私はICを壊したことはないが壊れる可能性もある。
SOP(表面実装型)では、電気的破壊のみならず物理的破壊(足がモゲちゃうとか)も有るので注意されたい。


このような実験でも好みの周波数が見つからなかった場合は、PLLを接続するのが良いだろう。
PLLとは一般的呼び名であって、それ自体は発振器を意味する略語ではない。
Phase ?
味錚磽襭紕筺。
味錚錚陝,覆里世?蕁?
PLLを解説すると長くなるので、ここではPLL=自由な周波数が非常に安定に供給できる発振器,として説明する。



これが、Nifty の FEXT で設計製作されたPLL。
左の基板が周波数設定用で、7セグLEDによる周波数表示が付いている。
発振部は、右側の小型基板。
そこからは同軸ケーブルでクロックを供給する。
このFEXT PLLは、電源供給もFDDと同じコネクタで簡単だ。


では、どこにクロックを供給すればよいのか?486時代には、1系統のクロックのみで良かったからCPUのクロック端子にPLLの出力を供給するようなやり方で良かった。
しかし、PentiumではチップセットにCPUクロックの1/2を供給してやらなくてはならない場合がある。
そこで、クロック供給用ICの基準となっている14.318MHzの水晶振動子の代わりにPLLを接続するのだ。
つまり、通常14.318MHzで60MHzの動作クロックが得られる場合に、14.318MHzに代えて20MHzを入れると、約83.8MHzのクロックが得られる計算だ。


ただし、14.318MHzそのものも供給しなくてはいけないデバイスがあるから、それには別の発振器から14.318MHzを入れてやらなければいけない。
そのデバイスは主にタイマ関係だ。
もう一つ、オンボードI/OのFDC/HDCには24MHz(12MHzの場合もある)を必要とする物が多い。
それらのデバイスに24MHzの水晶振動子が接続されていればよいが、それまでもクロック供給用ICがやっているとなると、それも別に用意しなくてはいけなくなる。

この辺りは、各自調べるしか方法はない。
逆に、これらが分からないようならクロックアップすべきではないと思う。

VC